< Previous 257 Dengan persamaan hukum Kirchoff pada loop I dan loop II dari Gambar 2.4 adalah: Ui1 – Rin1 ib1 – re iUi2 – Rin2 ib2 – re Karena ib1 = ie1 / ?aSecara umum in1/?ac dan Rin2/?ac sangat kecil, karena itu supaya penyederhanaan lebih mudah dihilangkan, sehingga: (re+ RE) ie1 + (RE) ie2 = Ui1 (2.7) (RE) ie1 + (re + RE) ie2 = Ui2 (2.8) Dari persamaan (2.7) dan (2.8) dapat diselesaikan secara simultan untuk ie1 dan ie2 dengan persamaan hukum Cramer. ()()()22EEei2Ei1Eee1RR+rURUR+r=i−⋅−⋅ (2.9a) Dan dengan hal yang sama didapat: ()()()22EEei1Ei2Eee1RR+rURUR+r=i−⋅−⋅ (2.9b) Tegangan output adalah: UO = UC2 – UC1 = - RC ? iC2 – (- RC? iC1) = iC1 – RC? iC2 UO = RC (iC1 – iC2), untuk iC ? ie (2.10) Dengan hubungan arus ic1 – ic2 disubtitusikan ke persamaan (2.10) ()()()()−⋅−⋅−−⋅−⋅2222EEei1Ei1EeEEei2Ei1EeCORR+rURUR+rRR+rURUR+rR=U ()()()()−−⋅−⋅22EEei2i1Ei2i1EeCORR+rUUR+UUR+rR=U ()()−−−⋅22222EEEeei2i1EeCORR+RrrUUR+rR=U ()()()−⋅Eeei2i1EeCOR+rrUUR+rR=U22 ()i2i1eCOUUrR=U−⋅ (2.11) Karena itu penguat diferensial merupakan penguat beda antara dua sinyal input. Di mana pada Gambar 2.202 Uid = Ui1 – Ui2 sebagai 258 tegangan input beda, sehingga persamaan penguatan tegangan dari input ganda, output seimbang adalah: ecidodrR=UU=A (2.12) Jadi, penguatan tegangan pada penguat diferensial tidak tergantung RE (lihat persamaan 2.12). Di sisi lain pada persamaan ini identik dengan persamaan penguatan tegangan dari penguat konfigurasi Emitor bersama. Resistan Input Beda Resistor input beda didefinisikan sebagai resistan ekuivalen yang diukur pada terminal inputnya sendiri dengan terminal ground yang lain. Ini berarti bahwa resistan input Ri1 merupakan resistan dari sumber sinyal input Ui1 dan Ui2 yang diset nol (0). Dengan cara yang sama sumber sinyal input Ui2 untuk menentukan resistan input Ri2 (lihat rangkaian ekuivalen Gambar 2.4) dan Ui1 diset nol (0). Karena Ri1 dan Ri2 sangat kecil dan hampir merupakan penderevatifan input Ri1 dan Ri2. Sehingga persamaan menjadi: Ri1Ui1ib1Ui20Ui1ie1acUi20 Ri1acUi1reREUi1RE0reRE2RE2 Ri1acREre2REreRE (2.13) Secara umum RE » re, di mana implementasi dari (re + 2 RE) = 2 RE dan (re + RE) = RE, sehingga persamaan (2.13) menjadi: Ri1acre2RERE2acre(2.14) Dengan cara yang sama didapatkan pula: Ri2acre2RERE2acre(2.15) Resistan Output Resistan output didefinisikan sebagai resistan ekuivalen yang diukur pada masing-masing terminal output terhadap ground. Oleh karena itu, resistor output Ro1 diukur antara kolektor C1 dan ground yang berarti sama dengan resistor kolektor Rc (lihat Gambar 2.201). Dengan cara 259 yang sama resistor output yang kedua Ro2 diukur pada kolektor C2 terhadap ground yang berarti sama dengan resistor kolektor Rc. Jadi, besarnya resistor output adalah: Ro1 = Ro2 = Rc (2.16) Pengertian arus dari penguat diferensial tidak didefinisikan. Oleh karena itu, persamaan penguatan arus tidak akan didapatkan dari keempat konfigurasi penguat diferensial yang ada. Selanjutnya seperti penguat dengan emitor bersama, penguatan diferensial memperkuat sinyal yang kecil. Oleh karena itu, secara umum digunakan sebagai penguat tegangan dan tidak sebagai penguat arus atau penguat daya. 2.2.11.2.2.3. Input Inverting dan Noninverting Input-input ini biasa diartikan sebagai input pembalik (inverting input) dan input bukan pembalik (non-inverting input). Pada Gambar 2.203 rangkaian penguat diferensial tegangan input Ui1 disebut “non-inverting input” sebab tegangan positif Ui1 sendiri akan menghasilkan tegangan output positif. Ini dapat dilihat pada persamaan (2.11). Dengan hal yang sama, bila tegangan positif Ui2 sendiri akan menghasilkan tegangan output negatif, karena itu Ui2 disebut input “inverting”. Konsekuensinya, basis B1 sebagai Ui1 input bukan pembalik (noninverting input terminal) dan basis B2 sebagai Ui2 input pembalik (inverting input terminal). 2.2.11.2.2.4. Common Mode Rejection Ratio Suatu karakteristik penguat diferensial input ganda, output seimbang yang penting adalah kemampuan menekan gangguan (noise) yang tidak diinginkan. Jika pasangan transistor yang sesuai digunakan dalam penguat diferensial, sinyal-sinyal yang tidak diinginkan seperti noise atau hum dengan frekuensi 60 Hz, maka kedua input basis dan karena itu output yang bersih (tanpa noise) secara teori harus nol. Secara praktik dengan efektif dari sinyal “Common Mode Rejection Ratio” (CMRR) tergantung pada derajat kesesuaian antara bentuk dua emitor bersama dari penguat diferensial. Dengan perkataan lain secara persamaan tertutup adalah arus-arus di dalam input transistor Q1 dan Q2, lebih baik dari CMRR (lihat Gambar 2.204). Jika diaplikasikan pada tegangan yang sama pada kedua terminal input dari penguat diferensial, maka dikatakan operasi dalam CMRR. Kemampuan penguat diferensial untuk me-reject sinyal “Common Mode” yang diekspresikan dengan Common Mode Rejection Ratio (CMRR). Hal ini merupakan perbandingan penguatan diferensial Ad dengan penguatan “Common mode Acm”. CMdAA=CMRR (2.17) 260 Penguatan tegangan mode bersama (dapat ditentukan seperti di atas dan seperti Gambar 2.204 Dengan diberi nama tegangan yang telah diketahui Ucm pada kedua terminal input dari penguat diferensial seperti ditunjukkan pada Gambar 2.204 dan tegangan output sisa Uocm. dapat dihitung Acm sebagai berikut: cmocmCMUU=A+ Ucc-UEE+- Gambar 2.203 Penguat diferensial pada konfigurasi common mode Secara ideal, Acm harus nol (0), bahwa Uocm = 0 V. Dengan perkataan lain, CMRR yang dipunyai oleh penguat diferensial secara ideal adalah tak terhingga. Oleh karena itu, dalam praktik keuntungan dari penguat diferensial mempunyai CMRR yang lebih tinggi, dan penguat ini lebih bagus kemampuannya untuk me-reject sinyal-sinyal mode bersama. Untuk penambahan CMRR OP-AMP akan dibahas khusus pada bab selanjutnya. 2.2.11.2.3. PENGUAT INPUT GANDA, OUTPUT TAK SEIMBANG (DUAL-INPUT, UNBALANCED-OUTPUT DIFFERENTIAL AMPLIFIER) Pada konfigurasi ini digunakan dua buah sinyal input di mana output diukur pada hanya satu dari kedua kolektor terhadap ground. Output diferensikan sebagai output tak seimbang (unbalanced output) sebab kolektor sebagai tegangan output diukur pada beberapa titik potensial terhadap ground. Dengan perkataan lain, beberapa tegangan DC pada terminal output tanpa beberapa sinyal input. Output diukur pada terminal kolektor transistor Q2 terhadap ground (lihat Gambar 2.18). 2.2.11.2.3.1. Analisis DC Prosedur analisis DC untuk penguat diferensial input ganda, output tak seimbang adalah identik dengan analisis pada input ganda, output seimbang sebab kedua konfigurasi menggunakan bias yang sama. Oleh karena itu, arus emiter dan tegangan Emitor-kolektor untuk input ganda, output tak seimbang ditentukan dengan persamaan (2.2) dan (2.4) masing-masing adalah: (lihat Gambar 2.18) IEICQUEEUBE2RERindc UCE = UCEQ = UCC + UBE – RC ICQ Pada gambar berikut (2.204) menunjukkan rangkaian penguat diferensial input–ganda, output tak seimbang. . + Ucc+-UEE+--Uo Gambar 2.204 Penguat diferensial input ganda, output tak seimbang 2.2.11.2.3.2. Analisis AC Gambar 2.19 menunjukkan rangkaian ekuivalen model T dari penguat diferensial input ganda, output tak seimbang dengan sinyal kecil yang disubtitusikan dari transistor. 262 -+ib1+-+-+-++---++--+IIIE1,E2Uo Gambar 2.205 Rangkaian ekuivalen AC dari penguat diferensial input ganda, output tak seimbang Penguatan Tegangan Dengan hukum Kirchoft dari Loop I dan Loop II. Ui1 – Rin1 ib1 – re ie1 – RE (ie1 + ie2) = 0 Ui2 – Rin2 ib2 – re ie2 – RE (ie1 + ie2) = 0 Persamaan ini sama dengan persamaan (2.5) dan (2.6), sedangkan ekspresi ie, dan ie2 sama dengan persamaan (2.9a) dan (2.9b). ie1reREUi1REUi2reRE2RE2 ie1reREUi2REUi1reRE2RE2 TeganganwaktuT Gambar 2.206 Bentuk gelombang input dan output dari penguat diferensial input ganda, output tak seimbang 263 Tegangan output (Uo): Uo = Uc2 = - Rc. Ic2 = - Rc ie2, bila ie ? ic Distribusikan ke persamaan ie2 UORCreREUi2REUi1reRE2R2 UORCREUi1reREUi2rere2RE Secara umum RE » re, karena itu (re + RE) ? RE dan (re + 2 RE) ? 2 RE, karena itu, UORCREUi1REUi22reRE UORCREUi1Ui22reRE UORC2reUi1Ui2 (2.19) AdUoUidRC2re (2.20a) Jadi, penguatan tegangan dari input ganda, output tak seimbang adalah setengahnya dari penguatan tegangan pada input ganda, output seimbang karena untuk input ganda, output tak seimbang: AdUoUidRC2re (2.20b) Sedangkan untuk peguatan tegangan pada input ganda, output seimbang. AdUoUidRCre (2.20c) Untuk penguat diferensial tipe ini (input ganda, output tak seimbang) tegangan DC pada terminal output merupakan tegangan “error” dari sinyal output yang yang tak diinginkan. Oleh karena itu, tegangan ini tereduksi sampai sama dengan nol (0). Konfigurasi ini secara umum direduksi oleh rangkaian translator level (level translator circuit). 264 Resistan Input Diferensial Antara rangkaian Gambar 2.13 dan Gambar 2.18 yang berbeda adalah titik pengukuran output, sehingga untuk resistan input Ri1 dan Ri2 adalah sama cara menentukannya. Ri1 = Ri2 = 2 ?ac re Resistan output Resistan output Ro diukur pada Collector C2 terhadap ground ini adalah sama dengan Rc (Resistan Collector) Ro = Rc 2.2.11.2.4. PENGUAT DIFERENSIAL INPUT TUNGGAL, OUTPUT SEIMBANG (SINGLE INPUT, BALANCED-OUTPUT DIFFERENTIAL AMPLIFIER) Penguat diferensial input tunggal, output seimbang ditunjukkan pada rangkaian gambar berikut. + Ucc-UEE+-Ui+- Gambar 2.07 Penguat diferensial input tunggal, output seimbang Dari rangkaian ini input tunggal dihubungkan pada Basis Q1 dan output Uo diukur di antara kedua kolektor Q1 dan Q2, yang mana pada potensial DC yang sama. Oleh karena itu, outputnya dikatakan output seimbang (balanced output). 2.2.11.2.4.1. Analisis DC Analisis DC untuk prosedur dan persamaan bias dari rangkaian ini identik dengan 2 konfigurasi yang terdahulu, sebab rangkaian ekuivalen DC untuk semua konfigurasi adalah sama. Oleh karena itu, persamaan bias: IEICQUEEUBE2RERindc UCE=UCEQ=UCE+UBE-RC.ICQ 2.2.11.2.4.2.Rangkaian ekuivalen untuk penguat diferensial dengan input tunggal, output seimbang menggunakan model ekuivalen T dapat dilihat pada gambar berikut ini.-++-+-+--+-+III Gambar 2.208 Rangkaian ekuivalen penguat diferensial input tunggal, output seimbang TeganganwaktuUi Gambar 2.209 Bentuk gelombang input dan output Penguatan Tegangan Sebelum mengekspresikan penguatan tegangan diferensial Ad berikut diuraikan beberapa catatan penting dari Gambar 2.209. Pada saat kondisi sinyal input setengah periode positif (atau jika U1 tegangannya positif). Tegangan Basis-Emitor dari transistor Q1 adalah positif dan transistor Q2 adalah negatif (lihat rangkaian Gambar 2.208). Ini berarti bahwa arus kolektor dari transistor Q1 naik dan dalam transistor 266 Q2 turun dari harga titik kerjanya ICQ. Perubahan dalam arus kolektor ini membuat bentuk tegangan seperti Gambar 2.209, yang mana kedua sumber ic1 dan ic2 ditunjuk dengan arah yang sama. Kemudian pada saat yang sinyal input negatif pada setengah periode berikutnya (atau jika U1 tegangannya negatif), maka akan berkebalikan sinyal yang dihasilkannya yaitu arus kolektor Q1 turun dan transistor Q2 naik. Polaritas tegangan pada masing-masing resistor kolektor sesuai dengan arah arus ic1 dan ic2. Itu berarti tegangan yang ada pada resistor kolektor transistor Q2 adalah positif dan tegangan yang ada pada resistor kolektor Q1 adalah negatif semuanya terhadap ground (Gambar 2.208). Tanda polaritas tegangan output Uo sesuai dengan besarnya tegangan output, yaitu sama dengan tegangan pada kolektor C2 dikurangi (minus) tegangan pada kolektor C1. Dengan hukum Kirchof persamaan tegangan dari Loop I dan Loop II dari Gambar 2.208 adalah: Ui - Rin ib1 – re ie1 – RE iE = 0 (2.21) Ui - Rin ib1 – re ie1 – re ie2 = 0 (2.22) Disubtitusi ke persamaan arus: iE = (ie1 – ie2); di mana ib1 ? ie1 / ?ac dan ib2 ? ic2 / ?ac Maka didapatkan: UiRinacie1reie1REie1ie20 UiRinacie1reie1reie20 Secara umum Rin/?ac adalah sangat kecil dan biasanya dihilangkan, sehingga persamaan menjadi: (re + RE) ie1 – (RE) ie2 = Ui (2.23) (re) ie1 + (re) ie2 = Ui (2.24) Dari persamaan (2.23) dan (2.24) dapat diselesaikan secara simultan untuk ie1 dan ie2 menggunakan hukum Cramer : ie1reREUirere2RE (2.25) Dengan cara yang sama: ie2REUirere2RE (2.26) Tegangan output: Uo = Uc2 – Uc1 = Rc.ic2 – (- Rc. ic1) = Rc (ic2 + ic1) Uo = Rc (ic2 + ic1), untuk ie ? ic (2.27) Next >